公開日：2023/10/21

27th Season

#27-8　足回りの改定

　Cmod A7ボード(FPGA)を使って開発しているオリジナル16ビットCPUコアMoscoviumに於いて、今回はマイコンにとっての足回り、メモリ関係のブラッシュアップを実行して行きます。

　ショボい中華製PrimerボードのRAMマクロ仕様がヘボかったせいで、うまく構成できなかった足回りを一気に改定してしまいます。

Moscoviumマイコンのメモリ

　前提条件として、Moscoviumマイコンのメモリは以下の様な条件を満たしている必要があります。

• データバス幅32ビット
• Tennessine，Moscoviumは16ビットアクセス、
• Nihoniumは32ビットアクセス。
• スーパスケイラ版では、フェッチも32ビット。
• 1サイクルアクセス
• 32ビットアクセスを、16ビットアクセス×2回に分割するのではなく、ちゃんと1サイクルでアクセス可能な事。
• ただし、Nihoniumで奇数ワード境界に対するロングワードアクセス要求があった場合、バスステートコントローラ(BUSC)がワードアクセス×2回に分割してアクセスする場合がある。
• BUSCの機能なので、メモリユニットとは無関係。
• デュアルコアレディ
• デュアルコアCPUからのアクセスに対応している必要がある。
• フェッチは2個のCPUから同時。
• オペランドアクセスはメモリバス経由で時分割。

　なぜ今このタイミングでメモリ関係の改定なのか？と申しますと、メモリ関係はMoscoviumコア設計当初からリリースしていて、CPUコアに新機能が追加となる度に、継ぎ足し、継ぎ足しで対応してきた経緯があるからです。ある意味、CPUコア側からの無理(無茶)な要求を受けて、歪みが溜まっていました。
　この時点で一気に見直して整理することが今回のテーマとなります。

　以上を踏まえて、命令ROM、命令RAM、メインメモリ(RAM)について、改定🛠️して行こうと思います。

命令ROM

　命令ROMは、Moscoviumで実行するプログラムを格納するROMです。命令ROMに要求される仕様は以下の通りです。

　　命令ROM目標仕様：

• 命令フェッチ：
• 通常版では、1サイクル16ビットフェッチ。
• スーパスケイラ版では、1サイクルで2命令(2ワード＝32ビット)フェッチできる必要がある。
• → 32ビットバスが必要。
• fcmdl信号入力で、16／32ビットフェッチを切り替える。
• fcmdl信号は、固定信号。フェッチアクセス毎にダイナミックに切り替えることは想定しない。
• ブートモード(bootmd＝1)で書き込みできる必要があるので、ROMマクロではなく、RAMマクロを使って実装する。
• Moscoviumシリーズの命令コードは16ビット(ワードサイズ)なので、ワードサイズで書き込むことができること。
• デュアルコア版では、2個のCPUから同時にフェッチアクセスが有るので、デュアルポートRAMマクロを使って実装する。
• オペランドアクセス：
• バスプロトコルは、メモリバス仕様。
• 8／16／32ビット読み出し可能な事。
• コンパイルオプションで命令ROM容量4K／8K／16K[バイト]を選択可能な事。

　都合、命令ROMは、フェッチバス×2(デュアルコア対応)＋メモリバスからの疑似3ポートROMとなります。以下図に命令ROMのブロック図と、CPU、バスステートコントローラ(BUSC)周辺のトポロジを示します。



※薄緑の箱はハードマクロ、水色破線はハードマクロとRTLの境界線です。

　疑似3ポートROMですが、本当に同時アクセスが有り得るのは最大2ポートなので、RAMマクロはデュアルポートで充足します。疑似3ポート ⇔ デュアルポート間のインターフェイスはROMラッパが制御して吸収します。

32ビットRAMマクロ

　今回の改定で、32ビット幅のRAMマクロを使いました。その結果、変わってしまったことが一つ……。

　RAMマクロを32ビット幅とすることで、ROMの初期値を設定するためのVerilogメモリ(MEM)ファイルも、32ビットデータに変更する必要が生じてしまいました。

　これには、アセンブラ(asm_mcvm.olv)で対応済みです。asm疑似命令のオプションに以下を追加してあります。

　　asm疑似命令：

• asm　<出力ファイル名>[，<オプション>]
• <オプション>に"bit16"または"bit32"を指定して、出力ファイルのデータビット幅を変更できる。
• <オプション>＝"bit16"
• 改定前と同じ、16ビットデータ幅の出力ファイルを生成する。
• 例）asm　"mcoc_irom.dat2", bit16, list
• ブートモードでシリアルモニタから送信するデータ(DAT2ファイル)は、変わらず16ビットデータである必要がある。
• <オプション>＝"bit32"
• 32ビットデータ幅の出力ファイルを生成する。
• "bit16"／"bit32"を明示的に指定しなかった場合のデフォルト。
• 例）asm　"mcoc_irom.mem", bit32
• VivadoのRAMマクロに初期値として指定可能な32ビットMEMファイルを生成する。

※Moscoviumシリーズマクロアセンブラ(asm_mcvm.olv)の実行には、WindowsにOlive+のインストールが必要です。

　Moscoviumの命令は16ビット固定長なので、出力データが32ビット幅になったことで見た目が変わっています。最初はちょっと戸惑うかもしれませんが、情報量・情報の質には変わりありません。

命令RAM

　命令ROMは、RAMマクロを使っているとは言え、機能的にはROMなので、ブートモードに遷移したとき以外、書き込むことができません。
　命令RAM(IRAM；Instruction RAM)は、普通に読み／書きできてメインメモリ(RAM)としても使える、命令フェッチ用RAMユニットです。何らかの通信でプログラムコードを命令RAMにダウンロードしたら、そのプログラムを実行することができます。
　PCなどでは当然の機能なのですが、Moscoviumマイコンはハーバードアーキテクチャなので、フェッチ空間側にRAMをマッピングしておかないと上の様な機能を果たせないため、メインメモリ(RAM)とは別なメモリユニットとして存在しています(下図)。



　以下が命令RAMに対する目標仕様です。ほとんど命令ROMと同じですが、メモリバス側から読み出し／書き込みができることが相違点です。

　　命令RAM目標仕様：

• 命令フェッチ：
• 通常版では、1サイクル16ビットフェッチ。
• スーパスケイラ版では、1サイクルで2命令(2ワード＝32ビット)フェッチできる必要がある。
• → 32ビットバスが必要。
• fcmdl信号入力で、16／32ビットフェッチを切り替える。
• fcmdl信号は、固定信号。フェッチアクセス毎にダイナミックに切り替えることは想定しない。
• デュアルコア版には、対応しない(できない)。
• フェッチとオペランドアクセスを同時に実行できるよう、デュアルポートRAMマクロを使って、ポートA側にフェッチバス、ポートB側にメモリバスを接続する。
• これをデュアルコアに対応させると、更に×2倍、4ポートRAMマクロが必要となってしまう。
• → そのような(4ポート)RAMマクロは存在しない。
• デュアルコア版では、IRAMユニットをCPU毎に2個インスタンスすることで対応する(改定前と同じ仕様、下図)。
• 
  
  
  
• デュアルコア版では「命令RAMを使えない」と言う意味では無いし、改定前の仕様と同じなので、特に問題ないはず。
• IRAMをデュアルコアCPUからの共有メモリとして使えないとか、
• プログラムを書き込む場合、各CPUが自分のIRAMに対して書き込みしなくてはならないとか、
• その辺りの考え得る問題が残るだけの話。
• オペランドアクセス：
• バスプロトコルは、メモリバス仕様。
• 8／16／32ビット読み出し／書き込み可能な事。
• ※ただし、命令RAMからのフェッチと書き込みを、同一アドレスに対して同時に実行する事は禁止。
• コンパイルオプションで4Kバイト命令RAMの有り／無しを選択可能な事。

　下図に命令RAMユニットのブロック図を示します。



※薄緑の箱はハードマクロ、水色破線はハードマクロとRTLの境界線です。

　現時点では、命令RAMの用途が少なく、使用頻度が低いせいもあって、色々とCPU側の機能拡張に手が回っていなかったメモリユニットです。

• スーパスケイラ版を設計した時、32ビットフェッチバスに対応する余裕が無かったため、スーパスケイラと命令RAMの組み合わせは禁止してありました。
• スーパスケイラにも対応できるよう、32ビットフェッチに改定します。
• Nihoniumを32ビットメモリバスに拡張した時、
• 命令RAMの32ビット化にまで手が回らなかったため、命令RAMは16ビットアクセスのままとしていました。
• 今回、メインメモリ(RAM)としても使用可能な命令RAMとして、Nihoniumでも最大パフォーマンスを引き出せるよう、32ビットデータバスに拡張します。

　Cmod A7ボードへの移植を機に、歪みの溜まっていた命令RAMユニットを一気に改定してしまいます。

メインメモリ(RAM)

　最後はメインメモリ(RAM)です。フェッチとオペランドアクセスが有り、更にデュアルコアCPUへの対応まで必要だった命令ROMは、複雑な回路でしたが、メインメモリはメモリバスからのアクセスしか無いので、いたってシンプルです。

　　メインメモリ(RAM)目標仕様：

• 8／16／32ビット読み出し／書き込み可能な事。
• コンパイルオプションで8K〜40K[バイト]まで、8Kバイト単位で設定可能な事。

　ブロック図は以下の様になります。



※薄緑の箱はハードマクロ、水色破線はハードマクロとRTLの境界線です。

　シンプルで良きです（１＾−＾）^♪。

デザイン

　Cmod A7ボード用Moscoviumマイコンの設計データ(Vivadoプロジェクト)は、Githubで提供します。以下リンクよりアクセスしてください。



　ダウンロード方法などについては、トップのREADME.mdをご覧ください。

　デザイン(回路)をCmod A7ボードに書き込む手順については、こちらをご確認ください。


　今回までに、以下のI/Oユニットを移植してリリースしました。

• STWSERユニット(I2C)
• UART8N1ユニット(チャンネル2)
• 汎用I/Oポート(チャンネル2)
• 命令RAM(IRAM)ユニット

　今回リリースしたI/Oユニットによって、以下の型名が解禁されました。

• mcoc115ca0408.vh
• 一番使いやすい標準的な仕様にするため、同じ型名でSTWSERユニットを追加しました。
• mcoc115ex4808.vh
• mcoc115tw0408.vh
• nhoc113lb4408.vh

　ざっとですが、シミュレーションで動作確認してあります。


　今回、メモリ周りの改定によってスーパスケイラ、デュアルコアからの要求事項に対応できたはずですが、Cmod A7ボード(FPGA)を使い始めてから、まだスーパスケイラもデュアルコアも移植できていません。それら機能の検証が現在進行中です。