公開日：2023/09/23

27th Season

#27-4　移植後の検証(付録)

Moscoviumマイコン端子配置図

　Xilinx Artix-7ファミリXC7A35T FPGAチップを搭載した、Digilent Cmod A7-35T用に開発している、Moscoviumマイコンのピン配置図を以下に示します。
　現在のI/O制約ファイル(mcoc_constr.xdc)を使った場合のピン配置図となります。

　まだ、試行途中の(仮)バージョンですので、未割り当ての端子も存在しています。既に割り当たっている端子も含めて、今後、予告なく変更する場合があります。

MCOC	FPGA	SCHEM	PIN	Cmod A7	PIN	SCHEM	FPGA	MCOC
	G17	JA1	1	PMOD connector	7	JA7	H17
	G19	JA2	2		8	JA8	H19
	N18	JA3	3		9	JA9	J19
	L18	JA4	4		10	JA10	K18
−	−	GND	5		11	GND	−	−
−	−	VCC3V3	6		12	VCC3V3	−	−
MCOC	FPGA	SCHEM	PIN	Cmod A7	PIN	SCHEM	FPGA	MCOC
port_iop[0]	M3	PIO01	1		48	PIO48	V8	port_iop[15]
port_iop[1]	L3	PIO02	2		47	PIO47	U8	port_iop[14]
port_iop[2]	A16	PIO03	3		46	PIO46	W7	port_iop[13]
port_iop[3]	K3	PIO04	4		45	PIO45	U7	port_iop[12]
port_iop[4] /dac0_pdmo	C15	PIO05	5		44	PIO44	U3	port_iop[11]
port_iop[5] /dac1_pdmo	H1	PIO06	6		43	PIO43	W6	port_iop[10]
port_iop[6]	A15	PIO07	7		42	PIO42	U2	port_iop[9]
port_iop[7]	B15	PIO08	8		41	PIO41	U5	port_iop[8]
tim0_pwma	A14	PIO09	9		40	PIO40	W4
tim0_pwmb	J3	PIO10	10		39	PIO39	V5
tim1_pwma	J1	PIO11	11		38	PIO38	U4
tim1_pwmb	K2	PIO12	12		37	PIO37	V4
intc_int0	L1	PIO13	13		36	PIO36	W5
intc_int1	L2	PIO14	14		35	PIO35	V3
adcx_ain0	Ain15	PIO15	15		34	PIO34	W3
adcx_ain1	Ain16	PIO16	16		33	PIO33	V2
sys_mdsim	M1	PIO17	17		32	PIO32	W2
stws_scl	N3	PIO18	18		31	PIO31	U1
stws_sda	P3	PIO19	19		30	PIO30	T2
uar1_rxd	M2	PIO20	20		29	PIO29	T1
uar1_txd	N1	PIO21	21		28	PIO28	R2
uar1_cts	N2	PIO22	22		27	PIO27	T3
uar1_rts	P1	PIO23	23		26	PIO26	R3
−	−	VU	24		25	GND	−	−
MCOC	FPGA	SCHEM	PIN	Cmod A7	PIN	SCHEM	FPGA	MCOC
sys_clock	L17	12MHz	−	On board resoureces	−	LED0_R	C17	tled_ledr_n
sys_reset	A18	BTN0	−		−	LED0_G	B16	tled_ledg_n
sys_bootr	B18	BTN1	−		−	LED0_B	B17	tled_ledb_n
tled_led1	A17	LED1	−		−	LED2	C16	tled_led2
uart_txd	J18	RXD_OUT	−		−	TXD_IN	J17	uart_rxd
MCOC	FPGA	SCHEM	PIN	Cmod A7	PIN	SCHEM	FPGA	MCOC
sram_adr[0]	M18	SRAM_A0	−	SRAM (512KB)	−	SRAM_DQ0	W15	sram_dq[0]
sram_adr[1]	M19	SRAM_A1	−		−	SRAM_DQ1	W13	sram_dq[1]
sram_adr[2]	K17	SRAM_A2	−		−	SRAM_DQ2	W14	sram_dq[2]
sram_adr[3]	N17	SRAM_A3	−		−	SRAM_DQ3	U15	sram_dq[3]
sram_adr[4]	P17	SRAM_A4	−		−	SRAM_DQ4	U16	sram_dq[4]
sram_adr[5]	P18	SRAM_A5	−		−	SRAM_DQ5	V13	sram_dq[5]
sram_adr[6]	R18	SRAM_A6	−		−	SRAM_DQ6	V14	sram_dq[6]
sram_adr[7]	W19	SRAM_A7	−		−	SRAM_DQ7	U14	sram_dq[7]
sram_adr[8]	U19	SRAM_A8	−		−	SRAM_OE	P19	sram_oen
sram_adr[9]	V19	SRAM_A9	−		−	SRAM_WE	R19	sram_wen
sram_adr[10]	W18	SRAM_A10	−		−	SRAM_CE	N19	sram_cen
sram_adr[11]	T17	SRAM_A11	−		−	SRAM_A15	V16	sram_adr[15]
sram_adr[12]	T18	SRAM_A12	−		−	SRAM_A16	W16	sram_adr[16]
sram_adr[13]	U17	SRAM_A13	−		−	SRAM_A17	W17	sram_adr[17]
sram_adr[14]	U18	SRAM_A14	−		−	SRAM_A18	V15	sram_adr[18]

　ピンヘッダに引き出された端子数が48本、電源・グラウンドが2本あって、残り46本がユーザで使える分です。基板に設けられたPMODコネクタにも、8本の信号線を割り当てることができます。

※電源端子VUは、USBを接続して使う時はVBUS≒5Vが見えています。3.3Vでは無いので注意です。USBを接続しない時に、VUピンから電源5V(3.32V(MIN)〜5.5V(MAX))を供給するために使用します。もし、3.3V電源が必要な場合、PMODコネクタに引き出されています。

　ユーザ論理をFPGAボードのピンソケットに引き出す場合には、user_iop[15:0]と接続した上で、独自のI/O制約(XDC)ファイルによって端子割り当てしてください。

　端子の割り当てをユーザが自由に設定可能なのはFPGAボードの特徴なので、必要に応じて割り当てを変更して使ってください。


　本文へ戻る。